有一个16K×16K位的存储器,由1K×4位的DRAM芯片(内部结构为64×16,引脚同SRAM)构成,问: (1)采用异步刷新方式,如单元刷新间隔不超过2ms,则刷新信号周期是多少 (2)如采用集中刷新方式,存储器刷新一遍最少用多少读/写周期设读/写周期为0.1μs,死时间率是多少
假设CPU执行某段程序时,950次从Cache得到数据,50次从主存得到数据,已知Cache存取周期为50ns,主存存取周期为200ns(设每次访问时,Cache访问与主存访问并发进行,如Cache命中则中断主存的访问)。求: 平均访问时间
假设CPU执行某段程序时,950次从Cache得到数据,50次从主存得到数据,已知Cache存取周期为50ns,主存存取周期为200ns(设每次访问时,Cache访问与主存访问并发进行,如Cache命中则中断主存的访问)。求: Cache-主存系统的效率
假设CPU执行某段程序时,950次从Cache得到数据,50次从主存得到数据,已知Cache存取周期为50ns,主存存取周期为200ns(设每次访问时,Cache访问与主存访问并发进行,如Cache命中则中断主存的访问)。求: Cache的命中率