题目内容
下列Verilog HDL程序所描述的是一个计数器，该计数器的模是（）module count（CLK,OUT）;input CLK; output reg [3:0] OUT; always @（negedge CLK）begin if（OUT = =4’d11） OUT ＜= 0;else OUT ＜= OUT +1; end endmodule
查看答案
搜索结果不匹配？点我反馈
更多问题
阻塞性赋值运算符为（）
下列Verilog HDL程序所描述的电路是（）module MED（Q, DATA,CLK）input DATA,CLK;output Q;reg Q; always @ （posedge CLK） begin Q ＜= DATA; endendmodule
将十六进制数（36.D）H转换成十进制数是（）
如下Verilog HDL程序所描述的是一个触发器，对它的描述正确的是（）module FF（Q,DATA,CLK）input DATA,CLK;output Q;reg Q; always @ （posedge CLK） begin Q ＜= DATA; endendmodule
微信支付 
支付宝支付