题目内容

在VHDL语言中,下列对时钟边沿检测描述错误的是( )

A. if clk’event and clk = ‘1’ then
B. if clk’stable and not clk = ‘1’ then
C. if falling_edge(clk) then
D. if clk’event and clk = ‘0’ then

查看答案

搜索结果不匹配？点我反馈

更多问题

下列哪个是正确的( )

A. 变量不能用于硬件连线
B. 变量的赋值是立即发生的,不存在延时
C. 变量声明时可以赋予初始值,但初始值仅对仿真器有效
D. 以上说法都正确

EDA的含义是______ 。

狭义的EDA技术,仅指以为硬件载体,和为系统逻辑描述的表达形式,以相关__ 为开发环境,自动完成各种功能和工作,直至最终实现特定的电子系统功能。

大规模可编程逻辑器件的特点是、和__ 。