题目内容

在一个VHDL设计中idata是一个信号,数据类型为std__vector,下面错误的是( )。

A. idata
B. idata
C. idata
D. idata

查看答案

搜索结果不匹配？点我反馈

更多问题

硬IP是HDL源码形式提供的,很容易进行设计修改。()

在Quartus II集成环境下为图形文件产生一个元件符号的主要用途是被高层次电路设计调用。()

STD_LOGIC是可以不必声明而直接引用的数据类型。()

Moore型状态机的输出不只与当前状态有关,还与当前输入信号有关。()