设CPU有16根地址线,8根数据线,并用/MREQ作访存控制信号。现有下列芯片:1K×4RAM;2K×8RAM;4K×16RAM;1K×4ROM;2K×8ROM;4K×16RAM及74LS138等电路。要求:构成地址为4000~47FFH的系统程序区(只读),地址为5000~5FFFH的用户程序区(可读写),下列选用芯片组合正确的是( )
A. 2片1K×4ROM,4片1K×8RAM
B. 2片1K×8ROM,1片2K×8RAM
C. 1片2K×8ROM,2片2K×8RAM
D. 2片1K×8OM,2片2K×8RAM
Cache替换策略中,( )算法能够保证刚被调入Cache中的新数据行不被马上调出。
A. 随机替换算法
B. 先入先出算法
C. 最不经常使用算法
D. 近期最少使用算法
CPU执行一段程序时,Cache完成存取的次数为950次,主存完成存取的次数为50次,已知cache存取周期为50ns,主存存取周期为250ns,则Cache/主存系统的平均访问时间是( )
A. 150ns
B. 300ns
C. 60ns
下列关于指令格式的描述错误的是( )
A. 指令包括操作码和地址码
B. 指令的操作码可以有也可以没有
C. 指令的地址码可以有也可以没有
D. 指令系统中每条指令的操作码长度可能等长,也可能不等长