题目内容

假定用若干个16K×8位的存储器芯片组成一个64K×32位的存储器，芯片内各单元连续编址，则地址BFFOH所在芯片中的最小地址为______。

A. 4000H
B. 6000H
C. 8000H
D. A000H

查看答案

搜索结果不匹配？点我反馈

更多问题

某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32B，按字节编址。主存第129号单元所在主存块应装入到的Cache组号是（）。（编号都从0开始）

A. 0
B. 2
C. 4
D. 6

对于给定大小的高速缓存，如何确定高速缓存块的大小，对高速缓存的性能影响很大，这需要在现实的基准程序代码上进行大量的模拟才能确定下来，但从定性的角度来考虑的话，下列叙述中正确的有______。

A. 较大的块能利用程序的时间局部性，帮助提高命中率
B. 较大的块能利用程序的空间局部性，帮助提高命中率
C. 块越大，对利用程序的时间局部性和空间局部性越有利
D. 块越大，对利用程序的时间局部性和空间局部性越不利

下列与片选信号的形成有关的信号是______。

A. CPU访存控制信号
B. CPU访存地址信号
C. A、B
D. 以上都不对

在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns，若希望有效(平均)存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为______。[注：计算机存取时，先访问Cache，若访问未命中，再访问主存]

A. 90.5%
B. 95.5%
C. 98.5%
D. 99.5%